大比特商务网旗下:
当前位置: 首页 » 下载 » »

基于FPGA内部加法器的ps级DPWM实现

PDF文档
  • 文件类型:PDF文档
  • 文件大小:2.44 MB
  • 更新日期:2019-12-05 09:43:54
  • 浏览次数:2281   下载次数:185
进入下载
详细介绍
随着开关电源逐渐往高频化数字化方向发展,开关频率的提高对数字控制的精度提出了越来越高的要求。本文提出了一种基于低成本FPGA内部加法器延迟原理的ps级DPWM设计方案,可以在50MHz系统硬件晶振时钟下,实现1MHz开关频率、15位分辨率的高精度DPWM。
 
[ 下载搜索 ]  [ 加入收藏 ]  [ 告诉好友 ]  [ 打印本文 ]  [ 关闭窗口 ]

下载地址
 
推荐下载
下载排行
浏览排行
Copyright Big-Bit © 1999-2019 All Right Reserved 大比特资讯公司 版权所有      未经本网站书面特别授权,请勿转载或建立影像,违者依法追究相关法律责任