摘要： 文章介绍采用晶片级封装(WLP)技术制造高性能无源元件之片上电感器和片上天线的工艺过程：使用电镀方法电镀出较厚的铜(Cu)膜，在膜上进行二次布线（以减小电阻值），并用较厚的树脂薄膜把电感器与硅基片进行隔离，从而组成无源元件。这种元件性能优良，如片上电感器在F=2GHz时，L=5nH，Q≈30；而且，Si基片对片上电感器性能的影响仅为传统电感器的十分之一。为了增加这种电感器的电感值L，还制作了在晶片上添加一层铁氧体膜的电感器。关于晶片级封装的片上天线，以300mW的信号传输功率达到片上天线与传输模块间的最大范围的通信距离，在接收功率为10μW时可超过400mm。这项技术与实际的芯片尺寸封装(CSP)结合，即可获得高性能的片上封装无源元件。
关键字： 晶片级封装(WLP)，片上(on-chip)电感器，天线，铁氧体
1 引言
手提电脑、手机等小型便携式电子设备的迅速发展，对其组成的元器件和结构件的短小轻薄以及提高性能、降低成本的要求越来越突出。为此，在电子产品设计制造领域，逐步开发和完善了微机械加工技术、微组装技术、直径大的晶体及芯片加工技术等等。例如采用Si-CMOS工艺的射频(RF)模拟电路的设计与制造，系统内封装技术(SIP)等技术的开发应用，大幅度地缩小了封装面积，特别是以芯片叠装为特征的多层芯片封装(MCP)可以将不同功能的元器件融合为一体的组件式封装(POP)，这就能将封装面积变为极小的芯片级封装(WLP)。这些高密度的封装技术正在不断地进步。
那么，什么是WLP封装呢？所谓晶片级封装(WLP)就是在半导体制造过程中不能切割芯片，而是以整个晶体圆片形态进行封装的方法。图1所示为WLP与传统常规封装技术的比较。我们注意到，目前，集成电路(IC)的封装大多数是将单个芯片一个一个地封装成模块，所以封装后的尺寸本质上都大于单个芯片的尺寸，同时制造成本也较高。据统计，微电子机械系统(MEMS)设备和传感器产品，其封装成本占产品总成本的50%~70%。与以上传统集成电路封装技术不同的是，晶片级封装(WLP)技术是将晶片原始状态加上绝缘树脂层，二次布线，焊盘等一起封装，最后再进行切片。切割成的“单个”芯片已具有封装后的器件功能，即可用于常规的贴片安装。所以，这种功能器件的封装尺寸与芯片的尺寸是相同的，可以实现最终产品的小型化。此外，晶片的直径越大，芯片尺寸越小，也就是说，从每块晶片上切割得到的芯片（功能器件）数越多，这样，每个芯片的成本就自然下降了。考虑到安装的可靠性，通常把3×3(mm2)的芯片尺度作为选用WLP还是一般封装技术的分界线。
近几年来，WLP技术已逐步推广。同时，许多企业都在进行深入的研究开发，其目的就是要用来替代、升级传统的封装技术，缩小封装面积，满足轻薄短小电子设备的需要。为了充分发挥WLP技术的特点与优势，使其发挥半导体工艺不能实现的功能，针对WLP技术的特点，所开展的研究目的主要包括：
①用绝缘树脂膜覆盖整个晶片，可分为前后两道工序，即IC加工和后IC加工。
②采用厚膜绝缘树脂层，可使后IC加工制成的器件与Si基片相距数十μm。
③采用电镀工艺生成Cu膜布线层，因Cu较厚，可以降低布线电阻值。
④基片的安装采用冲击压接法进行，可以降低引线键合导致的杂散电感值。
⑤尽可能使用与现有WLP制造工艺技术相同的方法，以减小附加成本，而且可以保证封装的高可靠性，大批量生产的高效率。
图2所示为以WLP技术为核心所开发的有关封装技术。由图2可以看出，由于以WLP技术为核心开展其它封装技术研究，不仅可以实现类似MEMS封装那样的高密度的、新型的封装，而且可以制作后IC加工一类的新型器件。采用后IC加工研制的元器件见表1所列。由表1可见，后IC加工可构成两类器件；①采用与WLP工艺相同的方法制成的器件；②外加新的工艺方法制成的器件。表1介绍了片上电感器和片上天线。[#page#]
2 片上电感器
2.1 高Q值电感器
手机等使用的低噪声放大器(LNA)、压控振荡器(VCO)等类型的射频模拟器件以及在EMI滤波器等器件中，除了功能器件，必须把电阻器(R)、电感器(L)和电容器(C)等无源元件集成为一体。在Si晶片上形成无源元件时，电感器的性能将受到限制。咎其原因为，①电感器与硅基片耦联会产生损耗。射频模拟电路中采用的电感器是用CMOS工艺制作在硅基片上的，电感器产生的磁通要经过硅基片内，这将产生感应损耗；另外，不能把功能器件置于电感器的正下方，因为这将会增大芯片的面积。②电感器的电阻值分量会增大，这就是在多层布线过程中铝(Al)导线电阻值增大的原因。由此而使表述电感器性能的重要指标——Q值（品质因数）被限定在3~10的范围。有报道认为，在低噪声放大器(LNA)中，大约30%的相位噪声是由硅基片上的电感器引起的。另有报道称，如果把电感器的Q值提高30%~40%，则可使VCO的功耗降低到原来的50%以下，这种情况下，首先需要使用Q值超过20的电感器。
为了解决上述片上电感器的一些性能问题，J.R.Long等人在优化电感器结构并利用屏蔽图形的CMOS加工工艺的基础上进行深入研究；还有人应用蚀刻工艺除去电感器正下方的硅基片，制作了空心型三维电感器；还有用MEMS技术制作电感器的。但是，用它们制作的电感器性能之改善并不明显，并且，还存在包括封装工艺在内的贴装可靠性问题。
为了解决一系列难题，日本Fujikura公司的K.Itoi等人研制开发了WLP内置式电感器，图4是这种电感器的剖面模型。它是采用WLP结构、工艺、制作在IC的绝缘树脂层和密封树脂层之间的。设计试制的这种电感器有2.5~5.5匝，在电磁场中模拟完成。其线宽/间距=30/20μm，用Cu二层布线工艺制作，Cu膜每层厚度为5m，二层共10μm。绝缘树脂层的膜厚为10μm，介电常数为3.2。而硅基片的电阻率是4Ω·cm。成品电感器的光学显微照片如图5所示。
测试该电感器的直流电阻(RDC)与设计值大致相同。2GHz工作频率的螺旋线电感器的匝数与Q值、L值的关系曲线见图6所示。用3.5匝制成的螺旋线电感器，测得的Q值为29.4。该值比原来用导线的电感器的Q值（为3~10）高许多。这就证明，WLP技术可以制造出高性能的电感器。另外，从图6中可以看到，3.5匝的螺旋线电感器在2GHz时，L=5.0nH。该电感器设计的电感值也是在F=2GH时，L=50nH。这就是说，采用磁场模拟技术设计的电感器，对采用WLP技术设计的电感器也是有效的。用电磁场模拟分析的值与实测值之差，Q值约为10%，L值则大约在2%以内，可见，是可以达到高精度设计的。
片上电感器的性能参数，采用先进的计算机辅助设计系统(CADS)求得。所用的等效电路为普通的π型等效电路。其确定的性能参数为：在3.5匝螺旋线电感器中的RSi值约为5kΩ。使用6层铝(Al)导线的CMOS工艺制作的片式电感器的RSi为数百Ω，很明显，厚膜树脂层对隔离电感器和硅基片有显著的效果。[#page#]
2.2 高电感值(L)电感器
上节介绍的高Q值电感器，其目的是提高原有片上电感器的性能，如降低损耗提高效率。在此基础上研制开发了用于MHz频段的片上电感器。但这种电感器必须同时满足低电阻值、高电感值的要求，所以，在MHz频段那样使用空心线圈就很难满足要求了。K.Itoi等人认为，设计制造高电感值的电感器，必须有适合的磁性材料供选用，而兼备高磁导率和高电阻率的铁氧体材料最引人关注。但要使铁氧体材料适用于后IC加工电感器，必须解决以下问题：①成膜速度慢；②有优于块状铁氧体材料的磁导率和电阻率；③不容易覆盖布线层。
采用铁氧体膜层制作的电感器照片示于图7。在此所用的是Ni—Zn系铁氧体材料，是采用电子回旋共振(ECR)反应濺射法成膜的，其磁导率μ≈80（F=10MHz时），与不使用铁氧体膜制作的电感器比较，L值提高了50%。
3 片上天线
射频识别(RF-ID)不只是用来替代条形码等现行识别系统，而且正为更多应用创造其价值，所以研究在不断深入。将积极采用射频识别技术的领域有存取控制、电子货币、防伪技术、物流管理等等。如果在这些领域普及射频识别，则必须降低RF标签的成本，提高可靠性以及小型化。
影响RF标签的价格下降和可靠性提高的主要因素是RF标签的构造。现有标签都是预先把识别数据记录在IC芯片上，与获取驱动IC芯片功率的同时，进行IC数据发送/接收的天线构成，把这两者连接起来，即具备了标签功能。在采用小型IC芯片的设备中，两者连接很困难，因此而阻碍了成本的下降。另外，连接部位的可靠性对RF标签使用寿命的影响也很大。再则，天线的尺寸大小是阻碍RF标签的重要因数。要使RF标签小型化，必须减小天线的尺寸。例如用于2.45GHz的具有代表性的偶极子天线，其尺寸受到限制，即在2.45GHz时为60mm，很难小型化。为了解决小型化问题，S.A.Wartenberg报道称，应用半导体制造工艺把磁场拾取型天线制作在IC芯片上，这样的天线之通信距离仅为毫米级，故如果不将RF标签、读/写器紧靠在一起，就不可能发送/接收数据，这样，其用途因处理能力差而大受限制。为了满足市场需求，K.Itoi等人研制开发了一款共振型高性能片上天线。图8所示为这种天线的光学显微照片和剖面图。其制造工艺与制作片上电感器的工艺相同。考虑到缩短波长产生的影响，其布线长度是能够在2.4GHz具有共振点。
采用网络分析仪测定片上天线的电压驻波比(VSWR)。工作频率在2.39GHz，VSWR<2的频宽约130MHz。用转换天线发射信号的发生器发射的输出功率为300mW、频率为1~3GHz的信号，使用片上天线将接收到的信号功率整流后再用示波器测出接收功率。图9示出了在工作频率为3.39GHz时的接收功率与通信距离间的关系曲线。图中所示的最大接收功率是183.2μW，在400mm的通信距离上得到的接收功率是10μW左右。为了使RF标签用IC芯片工作，视其功能和结构而决定需要的功率。根据K.Sasai的报告，使用FRAM的IC时，消耗的功率是5μW。若在该IC芯片上形成一种片上天线，虽然IC片的尺寸不变，但可以制成能保证达到400mm以上通信距离的RF标签，这一通信距离与在IC芯片上外接偶极子天线的普通RF标签为同一水平。这就证明，虽然这是超小型的片上天线，但用于RF标签，其通信距离仍可达到实用水平。也就是说，利用WLP结构的特点——即利用厚膜绝缘树脂层形成技术和铜箔二次布线形成技术，提高片上天线的工作频率是有效的。
4 小结
应用WLP结构的特点，即厚膜树脂绝缘层和二次布线形成技术开发的电感器和片上天线，实现了高性能无源元件与封装工艺的一体化制造技术，这是用IC工艺技术不能做到的。所以，WLP将促进更多高性元件的开发。
编译自《Magnetics Japan》2006.1(5): 203~207
