

片式电感器结构浅议

Discuss of Construction on Chip Type Inductors

高适 供稿

摘要：随着全球电子信息产业的飞速发展，其新产品日新月异地展现在世人面前。包括电感器件在内的电子元件是电子信息产业发展的基石，其作为电子装备的上游产品，自然被要求超前快速地更新换代或提升等级，不断地提高性能和推向一些新的应用领域。不过我们发现，多年来，人们并没有发现和引入新的电感器概念与功能，也没有在传统的绕线式电感器和叠层片式电感器之外出现全新的品种和结构。但是，随着电子设备的轻小型化、高功率密度和多功能化的需要，片式电感器的结构则不断有所创新，并正在逐步蚕食绕线立式电感器市场。文章对常见的一些片式电感器结构及其制造工艺技术进行汇集与概要地讨论，重点介绍几种叠层片式电感器。

关键词：片式电感器，叠层电感器，磁路，集成

中图分类号：TM55 文献标识码：A 文章编号：1606-7517(2013)09-10-121

1 引言

在全球电子信息产业和新产品迅速发展的今天，人们发现，在电感器件发展进步的最近一、二十年中，并没有发现和引入新的功能和作用，其基本功能和作用仍然是存贮能量、整流平波、滤除噪音、匹配阻抗、谐振电路中发射和接收信号，当然也出现一些功能的新应用，例如近期的热点领域——无线充电和NFC天线。从电感器的种类看，近些年中也没有出现全新概念的新品种，主要还是绕线电感器和叠层电感器统领市场，当然结构上的改善还是常见的，如一些采用新型结构和材料的薄膜电感器和采用合金模压的一体化成型电感器等，但它们只有少量上市或者特殊需要的定制式订货。从上面的分析看，电感器将如何发展呢？立足于电子信息产业和新产品的发展趋势，可以发现，叠层片式电感器件必将逐步蚕食绕线电感器市场，即小型片式叠层电感器将会有更多的需求和更大的发展空间。另外，电子设备的小型化、多功能化需要其基础元件小型轻量化，这也是元器件发展的一种指向和推动力，所以，被动元件被嵌入或复合集成于功能模块也是电感器发展的趋势，而且，LTCC和集成电路技术的成熟进步也为新型叠层电感器的开发和量产提供了工艺技术基础。


2 片式电感器概述

“片式电感器”是以电感器结构形式分类的称谓。按照结构和制造工艺分类，电感器被分为插装式立体电感器和贴装式片式电感器两大类，传统的插装式电感器的主要制造技术是“绕线”，即将导线绕于磁心上构成电感线圈（也常见空心线圈）。这种电感器的特点是电感量范围大，电感值的精度高、功率大、损耗小、制造简单、生产周期短、原材料供应充足，缺点是自动化生产的程度低、生产成本高、难以小型轻量化。

“片式电感器”是随着电子信息产业发展过程中推出的各种新产品而同时出现的。片式电感器适合电子信息产品小型化、集成化、多功能、降低成本和自动化大批量生产的要求，所以逐步成为电感器市场的主导产品。

片式电感器按其性能和用途，可分为片式普通电感器和片式功率电感器。片式功率电感器可以比普通片式电感器耐受大得多的电流，使用范围更广，但成本也较高。

片式电感器按其制造工艺技术分为四大类，即绕线片式电感器、叠层片式电感器、编织型片式电感器、激光刻线型片式电感器。分别示于图1、图2、图3和图4。



(a) 工字型磁芯




图 1 绕线片式电感器




图 2 叠层片式电感器




图 3 编织型片式电感器

3 片式电感器结构

3.1 叠层片式电感器整体结构类型

叠层片式电感器正逐步主导电感器发展的方向，成为




图 4 陶瓷体激光刻线型片式电感器外形

市场的主流，故本文着重介绍叠层片式电感器，其它结构的片式电感器不予赘述。随着新型电子材料出现和电子产业制造工艺技术的进步，叠层片式电感器也在不断产生新的品种，现择取成熟的结构类型介绍如下。

3.1.1 陶瓷基板铁氧体薄膜电感器

如南京金宁电子集团公司和华中科技大学合作研制的这类电感器设计了三种结构。

(1) 顶层膜电感器

顶层薄膜电感器的结构与制作过程是，首先在尺寸为 $25\text{mm} \times 25\text{mm} \times 0.4\text{mm}$ 、介电常数为 9.8 的陶瓷基片上用丝网印刷的方法，以高温银浆为原材料，制作成空心电感器平面螺旋线圈（见图 5），然后烘干并经过 850 $^{\circ}\text{C}$ 烧结，使电感线圈在陶瓷衬底上固化。该空心电感器的结构参数如线圈外径、导线宽度、导线间距、导线厚度等，可根据电参数要求设计。图中的线圈带有微带线，这是为了测量需要而制作的。其宽度的特性阻抗要设计成与网络分析仪的测试端口阻抗相匹配。

然后是在空心线圈上面，用丝网印刷术印制 Ni-Cu-Zn 铁氧体薄膜，其烘干后的厚度约为 $5\mu\text{m}$ ；铁氧体膜的热处理工艺如表 1 所列。




图 5 空心电感器实物图

(2) 底层膜电感器

底层膜铁氧体磁心电感器的结构与制作方法是，首先用丝网印刷法将配制好的 Ni-Cu-Zn 铁氧体浆料在陶瓷基片上形成薄膜作为电感器的薄膜磁心；该薄膜要按表 2 的工艺条件烧结成形。在制备完成底层铁氧体薄膜之后，接着在 Ni-Cu-Zn 铁氧体薄膜上面制作电感器图形，仍然采用丝网印刷工艺印制出高温银浆材料的电感线圈图形。图形印刷完成后进行烘干，并在 800℃ 烧结。这样就完成了如图 6 所示的底层膜电感器的制作。

表1 顶层薄膜电感器热处理工艺

温度(℃)	100	0-400	0-500	400	500	400-880	880
$U_1(\text{min})$	240	-	-	-	-	-	-
$U_2(\text{min})$	240	200	-	360	-	160	10
$U_3(\text{min})$	240	200	-	600	-	-	-
$U_4(\text{min})$	240	-	250	-	600	-	-

表2 底层铁氧体磁性薄膜烧结过程

温度(℃)	100	0-400	400	400-880	880
$L_i(\text{min})$	240	200	600	48	10

(3) 双层膜电感器

双层膜电感器是顶层膜电感器和底层膜电感器的结合产物。其制作工艺过程就是在底层膜电感器的基础上再制作顶层铁氧体薄膜，并且在制作底层铁氧体薄膜和电感线圈图形所采用的工艺过程与制作底层膜电感器的工艺过程完全一致：即制作为底层膜电感器之后，要再次将铁氧体浆料直接印刷在电感线圈图形上，这就获得了双层膜电感




图6 底层膜电感器

器。其印刷好顶层铁氧体薄膜以后的热处理，按表 3 所列过程进行。

表3 双层膜电感器热处理工艺

温度(℃)	150	0-400	400	400-880	880
$D_i(\text{min})$	300	200	540	180	10

3.1.2 磁性薄膜微型线阵集成电感器

图 7 所示为已制作完成的磁性薄膜微型线阵集成电感器的解释示图：它是将 $4 \times 4(\text{mm})^2$ 的 25 个微型线阵单元用微制造技术制作在一块碳酸钠玻璃基片上的。微型线阵的一半置于垂直方向，其余一半为水平取向。所采用的磁膜为 $0\sim0.5 \times 10^{-6}$ 之间磁致伸缩系数的、 $0.1\sim0.3 \mu\text{m}$ 厚度的 $\text{Co}_{85}\text{Nb}_{12}\text{Z}_3$ 的非晶材料。这种非晶薄膜采用具有沿固有易磁化轴 45° 方向定位，并且使用射频 (RF) 溅射技术沉积而成。沉积制成的薄膜采用离子铣切，应用其得到的 $10\sim30 \mu\text{m}$ 宽度的 4mm 长度的膜条，制作成间距为 $1\sim3 \mu\text{m}$ 的微型线阵。

双向微型线阵射频集成螺旋形电感器的制作工艺过程是：首先，使用微制造技术将 AISi 合金制作成 4 匝的螺旋状线圈，其线宽为 $11 \mu\text{m}$ 。第二步，用旋转涂覆工艺涂覆一层 $4 \mu\text{m}$ 厚度的聚酰亚胺薄膜作为其绝缘层。第三步，在底层上使用溅射技术溅射一层 5nm 厚度的 Ti。最




图7 双向微型线阵的制造工艺过程：(a)设计的试验图形(单位，mm)；(b)中间为电感器图形，下部为微型线阵图形

后将 CoNbZr 微型线排布成阵列，其线宽 / 间距为 : 或是 $10 \mu\text{m}/1 \mu\text{m}$ ，或是 $9 \mu\text{m}/2 \mu\text{m}$ ，或是 $8 \mu\text{m}/3 \mu\text{m}$ 。如果微型线阵的线距很窄，所得电感量较高，但品质因数 Q 值下降，如图 8 所示。究其原因是由于线距变窄使得在 1GHz 时的 μ_r 值上升，而其铁磁共振损耗下降。实验样品的测试证明，在线宽 / 间距为 $9 \mu\text{m}/2 \mu\text{m}$ 的微型线阵中，可以得到最佳的性能： $L=7.5\text{nH}$ （比空心线圈的原电感量大 11%）， $R=7.6$ 和 $Q=6.3$ （几乎与空心线圈的 R 、 Q 值相等）。在 1GHz 频率时，简单的磁膜电感器显示出最大电感值（见图 8 中的 no slit 曲线）即达到 8.9nH （大 31%），但由于其铁磁共振的损耗增大，故此时的品质因数 Q 值只有 3.5。

3.1.3 集成螺旋管型电感器

集成螺旋管型电感器适用于高频电子设备，它们是建立在聚合物 / 金属多层工艺技术和表面微机械加工技术以及螺旋管型线圈几何结构基础上设计与制造的。这种电感器无磁心并在基片和导体之间引入了空气隙。该空气隙的形成是采用一种可以去除的有机材料夹层并采用表面微机械加工技术实现的。这种几何结构为电感器提供了紧凑的几何尺寸，更小的杂散电容和更高的品质因数 Q 值。该电

感器采用低温技术制造，因此可以采用多种多样的基片品种，例如硅片，砷化镓 (GaAs) 基片、陶瓷片或者有机材料叠层基片。

集成螺旋管型电感器的制作过程如图 9 所示：首先，在未抛光的 2 寸 \times 2 寸的铝基板的一侧涂敷 $30 \mu\text{m}$ 厚度的 Dupont PI-2611 聚酰亚胺膜。再用颗粒涂料进行 Dupont PI2611 多重涂敷，制成 $20 \mu\text{m}$ 厚度的 PI 涂层；以一种图形为基础来保证基板和线圈之间的空气隙，这可以用常规的光刻蚀技术和湿法腐蚀技术完成。这种 PI 涂层是用 100% O_2 RIE 腐蚀，并按样板用此法电镀积淀一层 Cu 箔（见图 9(a)）。用于底层导体图形的新涂层采用颗粒涂料形成和确定；同样的电镀技术适用于形成底部铜导体涂层（见图 9(b)）， $30 \mu\text{m}$ 厚度的通孔图形也是用 100% O_2 RIE 形成的，并且铜通路是用电镀方法形成通孔的（见图 9(c)）。顶层导体图形也是用电镀铜工艺形成的（见图 9(d)）。原来保留的聚酰亚胺膜层是用 RIE 刻蚀技术去除掉的，同时，所有的颗粒涂层都是用湿法刻蚀工艺去除掉的（见图 9(e)）。以 1.5:1 的大空间比率的聚酰亚胺 / 金属涂层的通路电感器可以增大电感值和减小顶部和底部导体线条之间的杂散电容值。

图 10 所示为一种螺旋管型电感器的几何结构参数。这




图8 成品电感器实测的特性曲线：(a)电感量；(b)品质因数Q值




图9 简化的制造过程




图10 螺旋管型电感器的几何参数

种电感器具有 $20 \mu m$ 宽度 (a) 和 $20 \mu m$ 厚度 (b) 的电镀铜导体线条，其每匝之间的空间距离为 $50 \mu m$ (s)，通路的高度为 $33 \mu m$ (h)，而通路的横截面积是 $30 \mu m \times 60 \mu m$ 。所有电感器具有 $20 \mu m$ 的空气隙 (g)。因为导体线条的宽度 (a) 和其间距是恒定的，故电感器的总长度（磁心长度）正比于线圈匝数 (N)，即可表述为：磁心长度 = $2(s+a)$ 。对于 6 匝、10 匝和 20 匝的电感器而言，则用匝数表示的磁心长度的变量分别是 400、720 和 1520 (μm)。其典型的直流电阻值是从 0.32 变化到 1，电感值是从 $1nH$ 直到 $8nH$ ，而杂散电容值从 $13fF$ 直到 $30fF$ ，最小的电感器具有的自谐振频率为 $25GHz$ 。

3.1.4 绝缘膜和磁性膜叠合型多层结构电感器

这种以两种薄膜叠合而成的电感器的结构如图 11 所示，即采用绝缘材料薄膜把串联但互相反绕的长方形螺旋型线圈的上下面与软磁材料薄膜叠合在一起的多层平面结构。由于长方形螺旋线圈的长轴方向存在单轴磁异性，流入线圈的电流所产生的磁场主要在磁性薄膜的难磁化轴方向，所以在上下层磁性薄膜之间能够完成实质性的回转磁化过程，而且减小了磁滞损耗和涡流损耗。

a. 双膜叠合多层结构电感器的设计，首先要掌握电感线圈的匝数、线圈的长度、占空比、磁膜的厚度和磁膜之间的间隙等各種结构要素以及各种特性之间的关系。例如，




图11 两种薄膜叠合电感器结构示意图

用于开关电源的双膜叠合多层结构电感器，可根据电源电路要求计算得出电感量 L 以及在某个量值上的电流 I_{max} 。表 4 示出了双膜多层叠合电感器的结构及特性设计值。

b. 磁性薄膜之磁性材料的选择

磁性薄膜所用磁性材料非常重要，其主要要求是，首先满足电源技术条件要求，其饱和磁感应强度要大，难磁化轴方向的矫顽力要小，能够形成磁各向异性，磁致伸缩常数要小，电阻值要大，生产过程中的最高温度要稳定，能够批量生产。鉴于此，设计师选用了能够基本满足以上需要的铁基非晶材料 FeCoBC 系列。这是一种 FeCo 基非晶态为主相，晶界涂敷一层绝缘性 BC 基非晶相的双非晶态结构的金属磁性薄膜，其 FeCo 基非晶态主相仅几 nm 厚。该材料在成膜过程控制下，可以获得 $1.5T$ 以上的高饱和磁感应强度和 $40A/m$ 级的低矫顽力……。

表4 磁心薄膜电感器的结构及特性设计值

长方形双螺旋线圈	匝数	长度/间隙	厚度	尺寸
上下磁性薄膜	3 \times 2	$35(\times 4\text{根})/50\text{mm}$	50mm	$4.75 \times 6.20mm^2$
	厚度	磁导率	间隙	尺寸
$1.5mm \times 4$ 层		1100	60mm	$6.35 \times 6.40mm^2$
设计值		电感量	线圈直流电阻	容许电流
		$0.33mH$	0.19	1.6A

c. 双膜叠合型多层结构电感器制作的工艺过程

双膜叠合电感器的制作工艺过程如图 12 所示。

c-1. 磁性薄膜的形成工艺

FeCoBC 磁性薄膜采用烧结体靶的直流磁控制溅射法形成，然后通过氮化反应形成 $AINX$ 膜和 $FeCoBC$ 膜相叠合构成的多层膜。这种多层磁性薄膜的结构和磁性能如表 5 所列。

制造多层磁膜时，要以抗腐蚀膜作为掩模，用以磷酸为主的混合酸将温度控制在 60° 左右进行腐蚀，然后经 320° 温度和 $128KA/m$ 直流磁场下的退火获得磁膜单轴的磁各向异性。

表5 多层磁性薄膜的结构及其磁性能

磁性薄膜的成分	$Fe_{50}Co_{20}B_{14}C_7(%)$
磁性薄膜结构	异非晶态（用电镜观察）
饱和磁感应强度 B_s	$1.6T$
各向异性磁场 H_K	$1200A/m$
磁致伸缩 L_s	$-24ppm$
多层结构	$AINX/[FeCoBC/AINX] \cdot n/AINX$




图12 薄膜电感器的制造工艺过程

c-2. 镀铜线圈的形成工艺

铜箔线圈是采用“硫酸/硫酸铜/其它添加剂”为电镀液，通过电解电镀法形成的。其基本工艺过程为：首先，采用直流磁控溅射法在绝缘底膜的表面形成 $1\mu\text{m}$ 厚的铜膜和 $1\mu\text{m}$ 厚的镍膜，作为电镀的底电极膜；然后，将其中的 $1\mu\text{m}$ 铜膜腐蚀成平面线圈；其三，利用AZ系材料在铜膜上涂敷一层保护膜；其四，根据平面线圈的转换图形形成保护框膜，在底谷间形成线圈导体；最后，去除掉铜膜的保护层，并采用CDE方法将电镀底层的“镍”腐蚀掉。为了保护铜箔线圈，采用硅氮化反应性溅射法，在线圈的表面蒸镀一层 $0.3\mu\text{m}$ 厚的SiN_x膜。

c-3. 绝缘膜的形成工艺

下部磁性薄膜与平面线圈之间的绝缘膜是通过氮化反应性直流磁控溅射法形成的一层 $5\mu\text{m}$ SiN_x膜。深度为 $50\mu\text{m}$ 的线圈间隙部分的绝缘物主要是通过填充聚酰亚胺（用旋转涂覆/焙烘的方法）完成的。

c-4. 背衬的形成工艺

对背衬部分的聚酰亚胺/AlN_x膜的孔进行CED_(CF4/02)处理，当背衬部分的铜表面露出以后，整体形成了 $1\mu\text{m}$ 铝/ $1\mu\text{m}$ 钼薄膜；最后，仅对背衬部分（即保留的钼膜）进行图案腐蚀。

3.1.5 聚酰亚胺/铁氧体复合膜平面电感器

图13所示为聚酰亚胺/铁氧体复合膜平面电感器的两种结构简图。第一种结构形式是将置于内部的方形螺旋线圈夹在顶层和底层复合膜磁心之间；第二种结构形式是把同样形状的螺旋线圈夹在顶层复合膜和底部的厚度为 1mm 的Ni-Zn铁氧体基片之间。表6列出了以上两种复合膜平面电感器的结构技术规格参数。图中的复合膜磁心是使用多晶Mn-Zn铁氧体粉末和聚酰亚胺薄膜作为初始基础材料以丝网印刷技术制造的。Mn-Zn铁氧体粉末的颗粒度平均直径为 $7\mu\text{m}$ ，其饱和磁化强度 $M_{s(F)}=5\text{K(G)}$ ，直流矫顽力 $H_{c(dc)}=400(\text{e})$ ，直流电导率 $\sigma_{dc}=0.3(\text{s/m})$ ；所使用的聚合物是粘度为 $800(\text{cp})$ 的聚酰亚胺酸溶液。复合膜的制作工艺过程是，将Mn-Zn铁氧体粉末和聚酰亚胺酸溶液重量比为 $3:1$ 的比例混合成浆料（以 $3:1$ 配制的浆料很适合丝网印刷使用），然后用丝网印刷工艺淀积成混合膜，再以 572K 的温度固化 60 分钟，经固化的聚酰亚胺酸就变成了聚酰亚胺聚合物，也即成了铁氧体/聚酰亚胺复合磁性薄膜材料。图14所示为叠加了 10A 直流电流时，该复合磁性薄膜的厚度与电感量的关系。图示可见，第一类型电感器的薄膜厚度超过 $300\mu\text{m}$ 时，电感量的增加达到饱和值；而第二




图13 第1种类型(a)和第2种类型(b)两种平面电感器的结构简图

表6 两种不同形式平面电感器的技术规格表

类型	方形螺旋铜线圈				复合膜磁心			Ni-Zn铁氧体基片		
	匝数N	厚度 t_c	线宽 W_0	间隔S	外部尺寸	厚度 t_f	μ_r	外部尺寸	厚度 t_s	μ_r
1/2	2	$45\mu\text{m}$	2mm	0.5mm	$15 \times 15\text{mm}$	$0.350\mu\text{m}$	6	$15 \times 15\text{mm}$	1mm	100




图14 第1种类型和第2种类型平面电感器的电感值与复合磁膜厚度间的关系(实线—模拟值/黑点—测量值)

类电感器即使在复合膜较厚时，电感量仍随膜厚的增加而上升，其原因是使用了高磁导率的Ni-Zn铁氧体材料作为电感器的基片，图中所示的磁通密度仅为Ni-Zn铁氧体材料饱和值[2K(G)]的1/5。

3.1.6 以微米级NiFe合金为多层叠装磁心的螺旋电感器

图15示出了一种用微米级NiFe合金作为多层叠装磁心的螺旋电感器。它们采用腐蚀电镀铜层的简单制造技术进行制作，以此方法获得厚度为1.8 μm的七层叠装磁心。该磁心与螺旋线圈一起组成螺旋平面电感器。从图15中，我们可以清楚地看到该电感器的结构：图15(a)为采用腐蚀电镀铜层技术制成的叠层环形磁心的断面图。V型支架用作叠层磁片的机械支撑，腐蚀电镀铜中间层的腐蚀液允




图15 叠层磁心平面螺旋电感器示意图

许从此进入。图15(b)是顶部和底部叠层磁心之间的三明治结构的平面螺旋线圈。V型磁心沿导线绕组重复叠装，每个V型磁心间彼此存在间隙，以便于进行铜层腐蚀。用光刻法可以将该间隙限制到最小。由图15(b)可见，这种叠层设计，由导线产生的磁通将被控制在磁心及其间隙内。

图16所示为叠层磁心的制造工艺过程，由此我们也可知道，叠层磁心螺旋电感器的制造，主要涉及两项工艺技术：

制作叠层磁心和螺旋状线圈；叠装预先制作的顶部和底部磁心以及螺旋线圈。

a. 叠层磁心和螺旋绕组的制造。

图16示出了叠层磁心的制造工艺过程，其与螺旋绕组一起的具体制造工序如下：首先，用一层薄薄的光刻胶把含有籽晶层的50 μm厚度的Kapton薄膜粘贴在虚设的玻璃片上；其次，电镀3 μm厚度的NiFe膜用作磁心基底（见图16(b)）；其三，交替地电镀七层1.8 μm厚度的NiFe膜和七层1 μm厚度的铜(Cu)层，这样就形成了一个多层次金属结构，图16(c)所示为这一工艺的4层结构简图。最后，把已成型的多层次磁心结构的Kapton薄膜从虚设的玻璃板上分离，并用CuSO₄饱和的NH4OH选择地腐蚀掉Cu电镀层（图16(d)所示），再用激光切割100 μm厚度的铜箔，分别制成7匝的平面螺旋绕组。经过切割后的绕组需要进行隔离，其方法是采用等离子增强的化学气相沉积装置，在螺旋绕组的顶部和底部均沉积共形0.5 μm厚度的SiO₂层。由于这种电感器的顶部磁心和底部磁心的结构是基本一致的，故它们可以在同一批次中一起完成制造。

b. 磁心和螺旋绕组的机械叠装

把底部叠层磁心、螺旋线圈和顶部叠层磁心一起相互




图16 叠层磁心的制造工艺过程

对准，在室温下用机械方法轻轻加压，使其成为一个整体，然后在磁心和线圈之间以环氧树脂为粘接材料进行连接即完成了电感器的叠装加工工序。

3.1.7 集成在硅基片上的高性能射频线圈电感器

这是一种用金属涂敷工艺制造的螺旋线圈集成在硅基片上的电感器。图 17 所示为一个三维(3D)4 匝线圈电感器的顶部和横截面视图。该器件由电镀的 $5 \mu\text{m}$ 厚度的铜箔线条和具有横截面为 $500 \times 650 (\mu\text{m})$ 的隔离铁心组成。电镀的铜箔线条的宽度为 $50 \mu\text{m}$ ，其间隔也是 $50 \mu\text{m}$ 。硅基片上覆盖着一层 $5 \mu\text{m}$ 厚度的二氧化硅膜。与螺旋线电感器比较，这种几何形状可使线圈的面积减到最小，并且使涡流损耗减到最小，又使器件的 Q 值和自谐振频率达到最高值。




图17 三维(3-D)4匝线圈电感器的顶部(a)和横截面(b)视图

硅基片上射频线圈电感器的制造工艺为：图 18 以图解方式示出了硅基片集成电感器的制作工艺流程。第一步，用低温氧化方法对硅基片的表面进行钝化处理，使其获得 $5 \mu\text{m}$ 至 $10 \mu\text{m}$ 的氧化层（见图 18(a)）；然后，制作电感器的底部线条。其步骤和方法是，使用溅射工艺涂敷 500 \AA 厚度的钛(Ti) 和 3000 \AA 的铜颗粒层，接着电镀一层 $8 \mu\text{m}$ 厚度的抗腐蚀剂。再用蚀刻法将电感器底部的金属箔线条变换成为所要求的图形（见图 18(b)）。紧接这一步的是采用电镀工艺镀覆 $5 \mu\text{m}$ 厚度的铜箔线条。为了防止其被氧化，铜箔表面涂两层 1000 \AA 的可电解镍(Ni) 和金(Au)，并进行钝化处理（见图 18(c)）。最后，用湿刻蚀工艺去除掉




图18 电感器的制造工艺流程图

光致抗蚀剂和铜 / 钛颗粒层，这样，在硅基片上就只剩下了电感器底部所需要的金属线条（见图 18(d) 所示）。

第二步是用氧化铝薄板制作电感器的芯子。在该薄板上首先用 $75 \mu\text{m}$ 厚度的用作电气绝缘的热塑性粘合薄膜覆盖，然后切割成宽度为 $500 \mu\text{m}$ 的方块状并剥离掉，其宽度精度达到 2%。最后，将底部的铜线条从中央剥离，同时在 170°C 时烘焙 30 秒以使粘合剂固化（见图 18(e) 所示）。

第三步是在氧化铝芯片的侧面和顶部制作铜箔线条，其工艺技术与制作底部线条的工艺流程相同，但剥离抗腐蚀膜是使用三维无遮蔽物直接书写的激光平板印刷术工具实施的。 $5 \mu\text{m}$ 厚度的铜箔线条是用电镀工艺电镀到氧化铝芯的侧面和顶部的。图 18(g) 以图解法示出了该电感器的完整结构。

3.2 叠层片式电感器的线圈结构

线圈是叠层片式电感器最重要的组成部分，根据叠层片式电感器的总体结构与性能要求设计。目前的结构形状多为在薄膜(型)基片上制作成螺旋状，其导体线条的排列包括了圆形、椭圆形、正方形和矩形(包含跑道形)，导体线条的宽度、间距等由电感器的结构参数和电性能指标确定。叠层片式电感器线圈的结构在以上汇集的各种电感器总体结构中已有所表述，在此恕不赘述。

4 片式电感器的近期发展趋势

总体上说，近几年来，片式电感器的发展是与全球电子信息产业及其新产品的发展相同步的，能够满足下游产品的基本需求。目前，在仍然保持的传统分类的绕线电感器和叠层电感器之竞争中，整体上将是叠层电感器逐步蚕食绕线电感器市场，但其速度已经放缓。根据中国电子元件行业协会电感器件分会的分析，认为目前显而易见的是，一些移动电子设备的DC-DC变换器中早期所使用的功率电感器都是绕线式的，但其工作电流通常为0.5A到3A左右，由于新材料新工艺的进步，叠层式功率电感器的性能提升幅度很大，故在手机、数码相机、无线网卡等产品中已广泛采用叠层功率电感器取代绕线功率电感器，而且绝大多数智能手机上都会用到3颗以上。今后随着开关电源频率进一步提高，以及产品技术的不断进步，叠层式功率电感器尤其是超薄超小尺寸者将会有更大发展空间。此外，即使在一些射频领域，随着设计技术和产品质量的提高，叠层电感器也将保持不断地对绕线高频电感器市场的逐步蚕食。随着电子信息产品向着高性能、轻小薄型化和多功能化的持续发展，对电子元件的要求也将提高，所以电子元件也必然会有更多性能更优的新产品出现。以下简要分析它们的发展趋势。

4.1 小型化的发展趋势将加速

可以预料，0603将渐成市场主流，0402也开始在全球大批量生产和使用。从近几年的发展趋势可见，手机等终端产品的功能越来越强，用到的元器件越来越多，故PCB布线的难度不断增大。然而，0603(0.6mm×0.3mm)尺寸的产品相比传统的1005(1mm×0.5mm)尺寸的产品可以节约64%的空间；随着其性能的提高、价格的下降以及贴片装配技术的基本成熟，目前已在各大手机厂商的产品中广泛被采用，部分大企业使用0603产品的数量已经超过1005产品。而在尺寸要求更高的射频模块中，0402(0.4mm×0.2mm)尺寸高频电感器也已在国外被广泛使用。据统计，2012年，全球使用的0603尺寸之电感器数量超过了80亿只，0402尺寸电感器的用量也已经多于30亿只，预测未来3年的年使用量将超过这个数量的数倍。对于一些难以使尺寸更小的绕线类功率电感器，其主流设计方案是将其薄型低背化，预测2013年市场对厚度1.0mm以下绕线功率电感器的需求数量将超过10亿只。

4.2 电感器的额定电流将保持持续提高

随着电子信息产品综合功能的提升和缩小尺寸而产生的待机损耗和散热问题，对元器件功耗提出了更高要求，尤其是电源电路中所用的元器件。目前，各大厂商纷纷推出了直流电阻更小、额定电流更大的电感磁珠产品，其额定电流比上一代产品普遍提升了50%以上，达到了3年前原有的上一级尺寸产品的工作电流，这就更方便终端产品在不缩短待机时间的前提下进行优化设计。预计未来3年，此类电感器的额定电流还可以提高50%甚至更高。

4.3 高频化高Q值化的趋势将放缓

早期设计的电感器，由于材料、设计方法、工艺技术等限制，其使用频率和品质因数Q值的提升存在一定困难。近几年来，随着材料、工艺技术的进步，设计方法的改善，绝大部分种类电感器的使用频率和Q值都有了提升，满足了市场的基本需要，因此，未来对这两项指标的提升速度将会放缓。但是，在一些特殊的应用领域，如军工、医疗、车载、工控板等市场中，会促使一些本来该特性就较高的产品如高频绕线电感器、薄膜光刻电感器等将进一步提升性能，并以其特有的性能占据应有市场。

4.4 复合化是未来的发展方向

减小电感器的尺寸和提高其性能的空间是有限度的，所以，下一代产品必须向器件的复合化发展。目前，低温共烧陶瓷(Low Temperature Cofired Ceramic, LTCC)技术是可见的最成熟的和有效的解决复合器件的工艺。用这种方法可以形成多种复合器件，如可以将电阻、电容、电感等被动元件复合，可以将集成电路等主动元件埋置形成功能模块，甚至可以将传感接口等集成实现系统级功能，所以复合是元器发展的目标和方向。但是，它们通常只能实行非标定制化等市场方式，故在未来若干年中，人们预测仍然只会在军工、医疗、汽车及专用设备等特殊的应用领域内发挥重要作用，还难以形成全局性的市场推广，要形成全面的市场可能还需要五年以上的时间。

4.5 采用更先进的设计与制造技术

毫无疑问，创新创造是行业和产品发展进步的基础。随着电子元器件的上游产品如软磁材料、绝缘材料和结构材料等的进步，自身设计制造技术的发展，下游终端产品需求的推动，必将给电感器的发展注入新的动力。

5 小结

文章汇集了一些典型的片式电感器特别是叠层电感器的结构形式及其制造工艺过程。这些类型的电感器是众多片式结构电感器很小的一部分。如前所述，近些年来，虽然没有引入电感器的全新概念，但其新的结构设计则在不断出现，只要其下游终端产品有需求、上游的磁性材料、绝缘材料和结构材料不断发展进步，再有自身设计和工艺

技术的创新，我们可以相信，新型的电感器品种必将越来越多。

参考资料

- [1] 《电子变压器技术》内部刊物2012年2、3、5、7、9、12期
- [2] 《元协简报》2012年12期

上接120页

为采用数只 47 的铁硅铝磁环绕制的 3kW 单 Boost 电感的波形，同样图中显示出 10MHz 左右的高频衰减振荡；图 11(c) 则为采用了优化结构和相关设计工艺规范的 Spike Blocker™ 技术后，使用 Hybrid Magnetics 混合磁路设计的新型高效能电感的实测波形（这些测试均基于相同设备、相同输入输出电压、功率、工作频率条件），由此可见，关注电感的 EMC 设计工艺规范具有十分重要的意义。

10 光伏逆变器电感的技术发展趋势

光伏逆变器中的电感，无论就其成本和效率影响来看，均在逆变器元件中占据着举足轻重的地位，电感技术的进步将极大地推动光伏技术的发展。

从微逆变器到发电站光伏逆变器的技术领域，一个先进的光伏电感的设计，应当是在充分理解和结合光伏逆变器电路工作原理及特点的基础上，充分发挥材料界可量化的各种磁材料的优点，融合当今电力电子领域有关磁集成及混合磁路等技术，同时还须关注电磁兼容相兼顾的先进工艺和产品设计理念。

电力电子技术发展的一个重要方向，就是通过新材料、新元器件、电路拓扑技术、数字化技术、仿真控制技术等的不断发展，实现电力变换的高性能、低成本化。而表征这一进程的就是电源开关频率的高频化。因此，电感元件的小电感量化应用趋向、高频化、大纹波时也能保持低损耗的技术，将成为推动这一进程的重要力量。

可以预见，随着这些电感技术的发展，1.5kW~50kW 中小功率光伏逆变器、250kW~500kW 的大型发电站集中

式单机光伏系统，将以更高的性能、更低的成本，分别从 20kHz 向 50kHz、从 3kHz~4kHz 向 10kHz 以上频率的切换的步伐会越来越快。

参考文献

- [1] Naoki Nishio, Recent Activities in Photovoltaic Inverters and its Basic Technologies, Mitsubishi Electric Corp. Nakatsugawa Works, Mar. 1, PV EXPO 2012, Tokyo, Japan
- [2] Tamura Solar Reactor Solution 2012—Application on Residential PV, Tamura Corporation of China, Ver. A Apr 16, 2012
- [3] POCO Magnetic Powder Cores, 深圳市铂科磁材有限公司产品目录 2012
- [4] Ambo Tatsuaki, Technology Trend on Power Conditioning System for Large Scale PV Generation —High Efficiency, Grid Interconnection, Monitoring and Standards, Toshiba Mitsubishi-Electric Industrial Systems Corp., Mar. 1, PV EXPO 2012, Tokyo, Japan
- [5] CN 102326216 A 电感器 中华人民共和国国家知识产权局发明专利申请（申请号 201080008717.0）

作者简介

邵革良，田村（中国）上海技术研发中心副所长，从事电力电子技术及磁元件产品研发、电力电子产品的高品质设计验证技术及新型研发体制的探索。